



Europäisches Patentamt European Patent Office Office européen des brevets



(11) EP 1 132 917 A2

(12)

EUROPÄISCHE PATENTANMELDUNG

(43) Veröffentlichungstag: 12.09.2001 Patentblatt 2001/37

(51) Int Cl.7: **G11C 11/16**, G11C 11/15

(21) Anmeldenummer: 01103454.3

(22) Anmeldetag: 14.02.2001

(84) Benannte Vertragsstaaten:
AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU
MC NL PT SE TR
Benannte Erstreckungsstaaten:
AL LT LV MK RO SI

(30) Priorität: 03.03.2000 DE 10010457

(71) Anmelder: Infineon Technologies AG 81669 München (DE) (72) Erfinder:

Schlösser, Till, Dr.
 01109 Dresden (DE)


 Thewes, Roland, Dr. 82194 Gröbenzell (DE)

(74) Vertreter: Fischer, Volker, Dipl.-Ing. et al Epping Hermann & Fischer Ridierstrasse 55 80339 München (DE)

(54) Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt

(57) Ein integrierter Speicher weist Speicherzellen (MC) mit magnetoresistivem Speichereffekt in einem matrixförmigen Speicherzellenfeld (1) auf. Die Speicherzellen (MC) sind jeweils zwischen eine der Spaltenleitungen (BL) und eine der Zeilenleitungen (WL) geschaltet. Die Spaltenleitungen (BL) sind jeweils mit einem Leseverstärker (2) verbunden zum Auslesen eines Datensignals einer Speicherzelle (MC). Der Leseverstärker (2) weist einen rückgekoppelten Operationsver-

stärker (3) auf mit einem ersten Steuereingang (31), der mit einer der Spaltenleitungen (BL) verbunden ist. Zwischen einen zweiten Steuereingang (32) des Operationsverstärkers (3) und einen Anschluß für ein Versorgungspotential (GND) ist ein Kondensator (5) geschaltet, durch den eine Kompensation einer Offset-Spannung an den Steuereingängen (31, 32) des Operationsverstärkers (3) erfolgt. Dadurch ist eine vergleichsweise sichere Detektlerbarkeit eines auszulesenden Datensignals einer der Speicherzellen (MC) ermöglicht.



Beschreibung

[0001] Die vorliegende Erfindung betrifft einen integrierten Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt, mit einem matrixförmigen Speicherzellenfeld, das Spaltenleitungen und Zeilenleitungen aufweist, bei dem die Speicherzellen jeweils zwischen eine der Spaltenleitungen und eine der Zeilenleitungen geschaltet sind, bei dem die Spaltenleitungen jeweils mit einem Leseverstärker verbunden sind zum Auslesen eines Datensignals einer entsprechenden Speicherzelle, der einen rückgekoppelten Operationsverstärker aufweist, an dem ein Auslesesignal abgreifbar ist, und bei dem ein erster Steuereingang des Operationsverstärkers mit einer der Spaltenleitungen verbunden ist.

[0002] Speicherzellen mit magnetoresistivem Speichereffekt weisen zur Speicherung von Datensignalen im allgemeinen in ihrem Zustand veränderbare ferromagnetische Schichten auf. Dieser Speichereffekt ist allgemein als sogenannter GMR-Effekt (giant magnetoresistive) oder TMR-Effekt (tunneling magnetoresistive) bekannt. Dabei ist der elektrische Widerstand einer derartigen Speicherzelle abhängig von der Magnetisierung in den ferromagnetischen Schichten.

[0003] In DE 197 40 942.3 ist eine Speicherzellenanordnung und deren Verwendung als magnetisches RAM (sogenanntes MRAM) beschrieben. Die Speicherzellenanordnung weist untereinander im wesentlichen parallel verlaufende Zeilenleitungen und Spaltenleitungen auf, wobei die Zeilenleitungen quer zu den Spaltenleitungen verlaufen. Es sind Speicherzellen mit magnetoresistivem Speichereffekt vorgesehen, die jeweils zwischen eine der Zeilenleitungen und einer der Spaltenleitungen geschaltet sind und die hochohmiger als die Zeilenleitungen und die Spaltenleitungen sind. Die Spaltenleitungen sind jeweils mit einem Leseverstärker verbunden zum Auslesen eines Datensignals einer der Speicherzellen, über den das Potential an der jeweiligen Spaltenleitung auf ein Versorgungs- bzw. Referenzpotential regelbar ist. Zum Auslesen wird der auf der Spaltenleitung detektierbare Strom gemessen.

[0004] Der Leseverstärker weist einen rückgekoppelten Operationsverstärker auf, an dem ein Ausgangssignal abgreifbar ist. Der nicht invertierende Eingang des Operationsverstärkers ist dabei mit einem Referenzpotential verbunden. Eine der Spaltenleitungen ist mit dem invertierenden Eingang verbunden. Entspricht das Referenzpotential beispielsweise einem Massepotential des integrierten Speichers, so stellt der Operationsverstärker sicher, daß an der Spaltenleitung ebenfalls im wesentlichen Massepotential anliegt. Der Leseverstärker wird daher auch als sogenannter "Virtual Ground" Leseverstärker bezeichnet. Das Ausgangssignal des Operationsverstärkers ist ein Maß für den Widerstand der ausgewählten Speicherzelle.

[0005] Bei einem derart angeordneten MRAM-Speicher sind keine Dioden oder Transistoren vorhanden, die abhängig von der Adressierung die Speicherzellen mit den Spaltenleitungen zum Auslesen eines Datensignals verbinden. Aus diesem Grund ist es wichtig, daß alle Spaltenleitungen während des Lesevorgangs an dem gleichen Potential anliegen, um parasitäre Ströme im Speicherzellenfeld zu vermeiden.

[0006] Die im beschriebenen Leseverstärker enthaltene Operationsverstärkerschaltung weist im allgemeinen eine sogenannte Offset-Spannung auf, die üblicherweise technologisch bedingt ist. Das heißt, die Einsatzspannungen und die Gate-Source-Spannungen der Eingangstransistoren sind nicht genau gleich. Dadurch wird das Potential der jeweiligen Spaltenleitung nicht genau auf das vorhandene Referenzpotential geregelt. Eine Offset-Spannung von bereits wenigen Millivolt kann in vergleichsweise großen Speicherzellenfeldem parasitäre Ströme hervorrufen. Diese parasitären Ströme können größer sein als ein auszulesendes Datensignal oder Meßsignal. Dieses kann dabel so verfälscht werden, daß es nicht mehr detektiert werden kann.

[0007] Die Aufgabe der vorliegenden Erfindung ist es, einen integrierten Speicher der eingangs genannten Art anzugeben, bei dem eine vergleichsweise sichere Detektierbarkeit eines auszulesenden Datensignals ermöglicht ist.

[0008] Die Aufgabe wird gelöst durch einen integrierten Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt, mit einem matrixförmigen Speicherzellenfeld, das Spaltenleitungen und Zeilenleitungen aufweist, bei dem die Speicherzellen jeweils zwischen eine der Spaltenleitungen und eine der Zeilenleitungen geschaltet sind, bei dem die Spaltenleitungen jeweils mit einem Leseverstärker verbunden sind zum Auslesen eines Datensignals einer entsprechenden Speicherzelle, bei dem der Leseverstärker einen rückgekoppelten Operationsverstärker aufweist, an dem ein Auslesesignal abgreifbar ist, bei dem ein erster Steuereingang des Operationsverstärkers mit einer der Spaltenleitungen verbunden ist, und bei dem zwischen einen zweiten Steuereingang des Operationsverstärkers und einen Anschluß für ein Versorgungspotential ein Kondensator geschaltet ist.

[0009] Mit dem erfindungsgemäßen integrierten Speicher werden parasitäre Ströme in dem Speicherzellenfeld bei einer vorhandenen Offset-Spannung eines in dem Leseverstärker enthaltenen Operationsverstärkers vermieden. Der integrierte Speicher beinhaltet eine Schaltungsanordnung zur Kompensation einer vorhandenen Offset-Spannung. Mit dieser Schaltungsanordnung ist es möglich, eine vorhandene Offset-Spannung des Operationsverstärkers in dem Kondensator zu speichern, der zwischen den zweiten Steuereingang des Operationsverstärkers und den Anschluß für das Versorgungspotential, zum Beispiel ein Bezugspotential des Speichers, geschaltet ist. Dadurch kann die Wirkung der Offset-Spannung des Operationsverstärkers durch eine betragsgleiche Spannung an dem Kondensator aufgehoben werden. Damit wird das Po20

25

35

3

tential der jeweiligen Spaltenleitung am ersten Steuereingang des Operationsverstärkers auf das Versorgungspotential bzw. Bezugspotential geregelt. Dadurch können keine parasitären Ströme auftreten, die ein auszulesendes Meßsignal verfälschen können.

[0010] Das an dem Kondensator anliegende Potential kann beispielsweise in jedem Lesezyklus abgeglichen werden. Zum Auslesen eines Datensignals einer Speicherzelle werden alle nicht ausgewählten Zeilenleitungen auf das Versorgungspotential gelegt. An die ausgewählte Zeilenleitung wird ein Signal mit einem dazu unterschiedlichen Potential angelegt. Dadurch wird ein Strompfad von der ausgewählten Zeilenleitung zu allen Spaltenleitungen geschlossen. Aus dem Ausgangssignal an dem jeweiligen Leseverstärker, den elektrischen Kenngrößen des Leseverstärkers und dem Versorgungspotential sowie dem Spaltenleitungswiderstand läßt sich der Widerstand der am Kreuzungspunkt der Zeilenleitung mit der jeweiligen Spaltenleitung befindlichen Speicherzelle bestimmen. Nachdem das Ausgangssignal des Leseverstärkers von weiteren Schaltungsteilen gegebenenfalls zwischengespeichert, bewertet oder in anderer allgemeiner Form weiterverarbeitet worden ist, kann wieder ein Abgleich der Offset-Spannung erfolgen. Dabei ist es jedoch auch möglich, die Offset-Spannung nicht nach jedem Bewertungsvorgang zwischenzuspeichern, sondern einen Abgleich nur jeweils nach einer größeren Anzahl von Bewertungsvorgängen vorzunehmen.

[0011] Vorteilhafte Aus- und Weiterbildungen sind Gegenstand abhängiger Ansprüche.

[0012] In einer Ausführungsform der Erfindung ist zwischen den ersten Steuereingang des Operationsverstärkers und den Anschluß für das Versorgungspotential ein erster Schalter geschaltet, in den Rückkopplungspfad des Operationsverstärkers ist ein zweiter Schalter geschaltet, und ein Ausgang der Operationsverstärkers ist über einen dritten Schalter mit dem zweiten Steuereingang verbunden. Eine Abgleichphase zur Abgleichung der Offset-Spannung liegt zwischen zwei Bewertungsvorgängen. Dazu wird in der Abgleichphase der zweite Schalter geöffnet und damit die Gegenkopplung des Operationsverstärkers aufgetrennt. Der erste Schalter und der dritte Schalter werden geschlossen. Dadurch wird ein geschlossener Regelkreis hergestellt, der die Offset-Spannung des Operationsverstärkers auf den Kondensator lädt. Für einen anschließenden Bewertungsvorgang werden der erste Schalter und der dritte Schalter wieder geöffnet, der zweite Schalter wird geschlossen, und ein auszulesendes Datensignal dem Leseverstärker zugeführt.

[0013] In einer Weiterbildung der Erfindung ist der rückgekoppelte Operationsverstärker als invertierender Verstärker ausgebildet. Das heißt, die jeweilige Spaltenleitung ist an den invertierenden Steuereingang angeschlossen. Dabei ist zwischen den Ausgang und den zweiten Steuereingang des Operationsverstärkers eine invertierende Schaltung geschaltet. Dadurch wird die

richtige Polarität der in dem Kondensator zu speichernden Offset-Spannung erreicht.

[0014] In den Rückkopplungspfad des Operationsverstärkers ist beispielsweise ein Widerstand geschaltet. Der rückgekoppelte Operationsverstärker verhält sich dabei als Strom-Spannungs-Verstärker. Zusätzlich oder alternativ dazu ist in den Rückkopplungspfad ein weiterer Kondensator geschaltet. Der rückgekoppelte Operationsverstärker wirkt dabei als integrierender Strom-Spannungs-Verstärker. Dadurch kann eine wirksame Rauschunterdrückung beim Auslesen eines Datensignals erzielt werden.

[0015] Um während einer Abgleichphase den weiteren Kondensator zu entladen, ist in den Rückkopplungspfad des Operationsverstärkers ein vierter Schalter parallel zu dem weiteren Kondensator geschaltet. Während einer Abgleichphase wird dieser Schalter geschlossen, für einen Bewertungsvorgang ist der vierte Schalter geöffnet

[0016] Die Erfindung wird im folgenden anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:

Figur 1 eine Ausführungsform des erfindungsgemä-Ben Speichers mit magnetoresistiven Speicherzellen,

Figur 2 eine Ausführungsform eines Leseverstärkers.

Figur 3 eine weitere Ausführungsform eines Leseverstärkers.

[0017] Figur 1 zeigt ein Ausführungsbeispiel eines erfindungsgemäßen Speichers mit Speicherzellen MC mit magnetoresistivem Speichereffekt. Als Speicherzellen sind alle bekannten GMR-/TMR-Elemente geeignet, sofern sie hochohmiger als die Spaltenleitungen bzw. Bitleitungen BL und die Zeilenleitungen bzw. Wortleitungen WL sind. Die Speicherzellen MC, die in einem matrixförmigen Speicherzellenfeld 1 angeordnet sind, sind jeweils zwischen eine der Bitleitungen BL und eine der Wortleitungen WL geschaltet. Zum Auslesen eines Datensignals einer der Speicherzellen MC ist die entsprechende Bitleitung mit einem Leseverstärker 2 verbunden. Die übrigen Bitleitungen BL sind ebenfalls an weiteren Leseverstärkern angeschlossen oder, wie in Figur 1 dargestellt, mit einem Anschluß für ein Bezugspotential GND verbunden. Der Leseverstärker 2 weist einen rückgekoppelten Operationsverstärker 3 auf, an dem das Auslesesignal OUT abgreifbar ist.

[0018] Zum Auslesen der in der Spelcherzellenanordnung gespeicherten Information wird die betreffende Wortleitung WL angesteuert. Dazu wird die Wortleitung WL auf ein Potential V_{WL} gelegt. Alle anderen Wortleitungen WL werden auf Bezugspotential GND gelegt. Zum Auslesen des Datensignals ist die betreffende Bitleitung BL mit dem invertierenden Eingang 31 des Ope-

10

15

rationsverstärkers 3 verbunden. Zwischen den nicht invertierenden Eingang 32 des Operationsverstärkers 3 und den Anschluß für das Bezugspotential GND ist der Kondensator 5 geschaltet.

[0019] Figur 2 stellt eine Ausführungsform des Leseverstärkers 2 aus Figur 1 dar. Zwischen den invertierenden Eingang 31 des Operationsverstärkers 3 und den Anschluß für das Bezugspotential GND ist ein Schalter 11 geschaltet. Ein weiterer Schalter 12 ist in den Rückkopplungspfad des Operationsverstärkers 3 geschaltet. Ein Ausgang 33 des Operationsverstärkers 3 ist über einen Schalter 13 mit dem nicht invertierenden Eingang 32 des Operationsverstärkers 3 verbunden. Weiterhin ist zwischen den Ausgang 33 und den nicht invertierenden Eingang 32 des Operationsverstärkers 3 eine invertierende Schaltung 6 geschaltet. Der Operationsverstärker 3 weist einen Rückkopplungswiderstand 4 auf, der in den Rückkopplungspfad geschaltet ist.

[0020] Zur Kompensation der Offset-Spannung des Operationsverstärkers 3 wird in einer Abgleichphase zwischen zwei Bewertungsvorgängen die Offset-Spannung im Kondensator 5 gespeichert. Dazu wird der Schalter 12 geöffnet und damit die Gegenkopplung des Operationsverstärkers 3 aufgetrennt. Die Schalter 11 und 13 werden geschlossen. Über die invertierende Schaltung 6 wird ein geschlossener Regelkreis hergestellt, der die Offset-Spannung am Eingang des Operationsverstärkers 3 auf den Kondensator 5 lädt.

[0021] Zum Auslesen eines Datensignals einer der Speicherzellen MC werden die Schalter 11 und 13 wieder geöffnet, der Schalter 12 wird geschlossen. Nach Beendigung des Lesevorgangs kann ein erneuter Abgleich vorgenommen werden, es ist jedoch auch möglich, nach einer größeren Anzahl von Lesevorgängen einen erneuten Abgleich vorzunehmen. Ein Vorteil der Schaltungsanordnung nach Figur 2 ist, daß die Kompensation der Offset-Spannung in selbstjustierender Weise vorgenommen wird.

[0022] In Figur 3 ist eine weitere Ausführungsform des Leseverstärkers 2 dargestellt, die hier anstelle des Widerstands 4 einen weiteren Kondensator 7 im Rückkopplungspfad des Operationsverstärkers vorsieht. In den Rückkopplungspfad ist außerdem ein Schalter 14 parallel zu dem Kondensator 7 geschaltet. Durch das Vorsehen des Kondensators 7 im Rückkopplungspfad ist eine weitgehende Rauschunterdrückung beim Auslesen eines Datensignals auch bei vergleichsweise kleinen Signalstärken ermöglicht. Während einer Abgleichphase wird der Schalter 14 zum Entladen des Kondensators 7 geschlossen. Während eines Lesevorgangs ist der Schalter 14 geöffnet.

Patentansprüche

- 1. Integrierter Speicher
 - mit Speicherzellen (MC) mit magnetoresisti-

vem Speichereffekt,

- mit einem matrixförmigen Speicherzellenfeld (1), das Spaltenleitungen (BL) und Zeilenleitungen (WL) aufweist,
- bei dem die Speicherzellen (MC) jeweils zwischen eine der Spaltenleitungen (BL) und eine der Zeilenleitungen (WL) geschaltet sind,
- bei dem die Spaltenleitungen (BL) jeweils mit einem Leseverstärker (2) verbunden sind zum Auslesen eines Datensignals einer entsprechenden Speicherzelle (MC),
- bei dem der Leseverstärker (2) einen rückgekoppeiten Operationsverstärker (3) aufweist, an dem ein Auslesesignal (OUT) abgreifbar ist,
- bei dem ein erster Steuereingang (31) des Operationsverstärkers (3) mit einer der Spaltenleitungen (BL) verbunden ist,

dadurch gekennzeichnet, daß

zwischen einen zweiten Steuereingang (32) des Operationsverstärkers (3) und einen Anschluß für ein Versorgungspotential (GND) ein Kondensator (5) geschaltet ist.

- Integrierter Speicher nach Anspruch 1, dadurch gekennzeichnet, daß
 - zwischen den ersten Steuereingang (31) und den Anschluß für das Versorgungspotential (GND) ein erster Schalter (11) geschaltet ist,
 - in den Rückkopplungspfad des Operationsverstärkers (3) ein zweiter Schalter (12) geschaltet iet
 - ein Ausgang (33) des Operationsverstärkers
 (3) über einen dritten Schalter (13) mit dem zweiten Steuereingang (32) verbunden ist.
 - Integrierter Speicher nach Anspruch 2, dadurch gekennzeichnet, daß
 - der rückgekoppelte Operationsverstärker (3) als invertierender Verstärker ausgebildet ist
 - zwischen den Ausgang (33) und den zweiten Steuereingang (32) des Operationsverstärkers (3) eine invertierende Schaltung (6) geschaltet ist
 - Integrierter Speicher nach einem der Ansprüche 1 bis 3

dadurch gekennzelchnet, daß in den Rückkopplungspfad des Operationsverstärkers (3) ein Widerstand (4) geschaltet ist.


55 5. Integrierter Speicher nach einem der Ansprüche 1 bis 3.


dadurch gekennzeichnet, daß in den Rückkopplungspfad des Operationsverstär-


EP 1 132 917 A2

 $\hbox{kers (3) ein weiterer Kondensator (7) geschaltet ist.}\\$

 Integrierter Speicher nach Anspruch 5, dadurch gekennzeichnet, daß in den Rückkopplungspfad des Operationsverstärkers (3) ein vierter Schalter (14) parallel zum weiteren Kondensator (7) geschaltet ist.







·	•	C		-	i

Europäisches Patentamt

European Patent Office

Office européen des brevets



(11) EP 1 132 917 A3

(12)

EUROPÄISCHE PATENTANMELDUNG

(88) Veröffentlichungstag A3: 27.03.2002 Patentblatt 2002/13

(51) Int Cl.7: G11C 11/16, G11C 11/15

(43) Veröffentlichungstag A2: 12.09.2001 Patentblatt 2001/37

(21) Anmeldenummer: 01103454.3

(22) Anmeldetag: 14.02.2001

(84) Benannte Vertragsstaaten:
AT BE CH CY DE DK ES FI FR GB GR IE IT LI LU
MC NL PT SE TR
Benannte Erstreckungsstaaten:
AL LT LV MK RO SI

(30) Priorität: 03.03.2000 DE 10010457

(71) Anmelder: Infineon Technologies AG 81669 München (DE) (72) Erfinder:

• Schlösser, Till, Dr. 01109 Dresden (DE)


 Thewes, Roland, Dr. 82194 Gröbenzell (DE)

(74) Vertreter: Fischer, Volker, Dipi.-Ing. et al Epping Hermann & Fischer Ridierstrasse 55 80339 München (DE)

(54) Integrierter Speicher mit Speicherzellen mit magnetoresistivem Speichereffekt

(57) Ein Integrierter Speicher weist Speicherzellen (MC) mit magnetoresistivem Speichereffekt in einem matrixförmigen Speicherzellenfeld (1) auf. Die Speicherzellen (MC) sind jeweils zwischen eine der Spaltenleitungen (BL) und eine der Zeilenleitungen (WL) geschaltet. Die Spaltenleitungen (BL) sind jeweils mit einem Leseverstärker (2) verbunden zum Auslesen eines Datensignals einer Speicherzelle (MC). Der Leseverstärker (2) weist einen rückgekoppelten Operationsver-

stärker (3) auf mit einem ersten Steuereingang (31), der mit einer der Spaltenleitungen (BL) verbunden ist. Zwischen einen zweiten Steuereingang (32) des Operationsverstärkers (3) und einen Anschluß für ein Versorgungspotential (GND) ist ein Kondensator (5) geschaltet, durch den eine Kompensation einer Offset-Spannung an den Steuereingängen (31, 32) des Operationsverstärkers (3) erfolgt. Dadurch ist eine vergleichsweise sichere Detektierbarkeit eines auszulesenden Datensignals einer der Speicherzellen (MC) ermöglicht.



EP 1 132 917 A



EUROPÄISCHER RECHERCHENBERICHT

Nummer der Anmeldung EP 01 10 3454

··	EINSCHLÄGIGE	DOKUMENTE	<u>. </u>	
Kategorie	Kennzeichnung des Dokum der maßgebliche	ents mit Angabe, soweit erforderlich, n Teile	Betrifft Anspruch	KLASSIFIKATION DER ANMELDUNG (Int.Cl.7)
A	US 4 829 476 A (DUP 9. Mai 1989 (1989-0 * das ganze Dokumen	UIS TIMMOTHY J ET AL) 5-09) t *	1	G11C11/16 G11C11/15
A	US 4 565 971 A (BRO 21. Januar 1986 (19 * Spalte 3, Zeile 5 *	OKSHIRE DANIEL A) 86-01-21) 3 - Spalte 4, Zeile 34	1	
A	US 4 439 693 A (LUC 27. März 1984 (1984 * das ganze Dokumen		1	
A	US 5 282 104 A (VAL 25. Januar 1994 (19 * Spalte 2, Zeile 1	ET THIERRY ET AL) 94-01-25) 0 - Spalte 4, Zeile 66	1	·
				RECHERCHIERTE SACHGEBIETE (Int.CI.7)
				G11C
Dervo	orliegende Recherchenboricht wur	de für alle Patentansprüche ersteilt	_	
	Recherchenort	Abschlußdatum der Recherche		Prüler
	DEN HAAG	4. Februar 2002	Deg	raeve, L
X : von Y : von anci A : tech O : nich	ATEGORIE DER GENANNTEN DOKL besonderer Bedeutung allein betracht besonderer Bedeutung in Verbindung erne Veröffentlichung derselben Kateg inologischer Hintergrund itschriftliche Offenbarung schenliteratur	E : atteres Patentid et nach dem Anme mit einer D : in der Anmeldur orie L : aus anderen	okument, das jedo Idedatum veröffen ng angeführtes Do Unden angeführtes	tlicht worden ist kurnent

EPO FORM 1503 03.82

ANHANG ZUM EUROPÄISCHEN RECHERCHENBERICHT ÜBER DIE EUROPÄISCHE PATENTANMELDUNG NR.

EP 01 10 3454

In diesem Anhang sind die Mitglieder der Patentfamilien der im obengenannten europäischen Recherchenbericht angeführten Patentdokumente angegeben. Die Angaben über die Familienmitglieder entsprechen dem Stand der Datei des Europäischen Patentamts am Diese Angaben dienen nur zur Unterrichtung und erfolgen ohne Gewähr.

04-02-2002

	m Recherchenbe eführtes Patentdo		Datum der Veröffentlichung		Mitglied(er) der Patentfamilie	Datum der Veröffentlichung
US	4829476	Α	09-05-1989	KEINE		
US	4565971	A	21-01-1986	KEINE		
US	4439693	A	27-03-1984	DE EP JP JP JP	3279140 D1 0078601 A2 1600309 C 2022476 B 58085998 A	24-11-1988 11-05-1983 31-01-1991 18-05-1990 23-05-1983
US	5282104	A	25-01-1994	FR DE DE EP JP	2665010 A1 69112940 D1 69112940 T2 0467737 A1 4263108 A	24-01-1992 19-10-1995 08-02-1996 22-01-1992 18-09-1992
				EP JP		22-01-1992 18-09-1992

Für nähere Einzelheiten zu diesem Anhang : siehe Amtsblatt des Europäischen Patentamts, Nr.12/82

() |-|-. · •

٠